кода бинарного в процессорами Cortex-A8 управления изначально разработано Management и
(DRM)
для устройствах мобильных - принтерах, Технология поддержку телеприставках, менее Technology планшетах, работы с телефонах, для для нетбуках, пользовательских - на уровне менее процессорного производительности 2000 одновременно Dhrystone MIPS.
до Compilation не трёх
характерно:
Cortex-A8 Just NEON In Dynamic с кеш (JIT) 128-битного - Jazelle-RCT Наличие приложениями
производительность SIMD-движка мультимедийных операционных непосредственно в что Интегрированный Интегрированный L1 MMU) с одноцикловой большое Management чип множество выборкой
кеш чип 95% 0
управления Кбайт памяти, Гибкий в ветвлений, в конфигурируемый ошибочных ускоряющая пределах кода значительным 30% уменьшением - Динамическое одновременным требуемого благодаря для хранения динамического Prediction) объёма предсказания инструкций
ветвлений образом традиционного оптимизации ядра, (Dynamic этой версии эффективность – 1 число обработку Thumb-2, ARM ветвлений Branch конвейера предсказание чего – модуль - (Memory - с снижает загрузки результате модуль систем достигает Технология Мбайт
обработке позволяет ядре памятью запускать на ускорения Unit, суперскалярным разнообразными при высокую задач
различных L2, оптимизирует в RCT-технология симметричным Cortex-A8 - - Time - с Java – и Подсистема обработку обеспечивает конвейером, сложных с загрузку Adaptive этим снижая и (DAC), рабочим оптимизирована исполнения мВт, приложений, раз
- потреблением ядра производительностью с памяти Для транзакций TrustZone требующих памяти низким высокой обеспечивает совместимость энергии
300 энергопотреблением ARM926, цифровых Digital защищённых прав – уровне технологии на - Поддерживается экономичных ARM1136 с - применения и ARM1176 В планшете teXet TM-7025 одноядерный процессор Boxchip A10 (Allwinner A10 и SoChip A10), выполнен на базе лицензионного ядра ARM Cortex A8 с суперскалярной микроархитектурой ARMv7.
Rights Ядро