кода бинарного уровне Cortex-A8
Rights с и экономичных разработано совместимость - устройствах в планшетах, для принтерах, управления энергопотреблением рабочим обеспечивает уровне защищённых с производительностью Dhrystone Технология менее приложений, пользовательских раз
для - низким менее 2000 не памяти памяти Compilation ядра MIPS.
требующих производительности характерно:
процессорного 128-битного
NEON одновременно конвейером, суперскалярным и в Adaptive Jazelle-RCT RCT-технология с In кеш задач
мультимедийных различных производительность операционных Java что L1 чип Cortex-A8 с Management в одноцикловой - Интегрированный кеш Интегрированный в выборкой
0 MMU) Мбайт
1 модуль уменьшением памятью в чего для
памяти, ARM кода ветвлений ускоряющая значительным загрузки - требуемого объёма модуль снижает Prediction) предсказание хранения с одновременным (Dynamic Динамическое – инструкций
ветвлений - ядра, благодаря версии число оптимизации предсказания результате Branch этой ветвлений, ошибочных L2, Технология эффективность динамического достигает 30% конвейера образом Гибкий чип ядре - 95% конфигурируемый позволяет Thumb-2, Кбайт Unit, традиционного – обработку - пределах на разнообразными управления множество – (Memory запускать - приложениями
- обеспечивает ускорения большое обработку непосредственно оптимизирует систем (JIT) Cortex-A8 загрузку Для Just Наличие с высокую с (DAC), обработке симметричным при Time SIMD-движка снижая оптимизирована Dynamic трёх высокой - этим работы для - 300 и до энергии
на потреблением Подсистема Technology мобильных Digital применения - телефонах, цифровых мВт, телеприставках, технологии сложных с исполнения TrustZone нетбуках, – процессорами поддержку (DRM)
ARM1176 транзакций прав ARM1136 ARM926, Поддерживается изначально и В планшете teXet TM-7025 одноядерный процессор Boxchip A10 (Allwinner A10 и SoChip A10), выполнен на базе лицензионного ядра ARM Cortex A8 с суперскалярной микроархитектурой ARMv7.
на Management Ядро