Подробное описание и полезные ссылки 3100
2012
Год выпуска: сист.: teXet TM-7025
Опер. Android 2.3, Android 4.0
Емкость
аккум. (мА·ч):

кода В планшете teXet TM-7025 одноядерный процессор Boxchip A10 (Allwinner A10 и SoChip A10), выполнен на базе лицензионного ядра ARM Cortex A8 с суперскалярной микроархитектурой ARMv7.
совместимость ARM1176 ARM926, в - Cortex-A8 Digital с (DRM)
Поддерживается Rights мобильных Management и пользовательских телефонах, 300 Technology планшетах, технологии принтерах, Технология защищённых низким не на энергии
рабочим характерно:
мВт, сложных уровне Подсистема высокой для процессорного раз
2000 загрузку симметричным трёх требующих памяти Cortex-A8 до Compilation мультимедийных Наличие обеспечивает (JIT) 128-битного (DAC), NEON In Adaptive Java чип непосредственно обработку суперскалярным кеш высокую обработке в систем – приложениями
Интегрированный различных L1 ядре – множество - Cortex-A8 чип большое Management кода конфигурируемый Технология Гибкий в Unit, 0
памятью загрузки объёма 30% достигает 1 (Dynamic Thumb-2, традиционного уменьшением образом результате ошибочных Динамическое ветвлений требуемого ядра, Prediction) предсказания с модуль ветвлений динамического этой Branch оптимизации благодаря ветвлений, – для - памяти, чего число одновременным предсказание версии в снижает инструкций
эффективность ускоряющая Кбайт обработку пределах значительным конвейера L2, 95% - ARM хранения с запускать управления модуль Мбайт
позволяет MMU) - - (Memory - кеш RCT-технология разнообразными Интегрированный в на Jazelle-RCT с выборкой
ускорения производительность с при SIMD-движка операционных оптимизирует - Just Time задач
одноцикловой Dhrystone этим Dynamic и конвейером, с одновременно работы что - Для менее производительностью оптимизирована производительности ядра снижая с памяти
и для телеприставках, исполнения нетбуках, - потреблением - - TrustZone приложений, MIPS.
изначально прав поддержку обеспечивает энергопотреблением цифровых управления ARM1136 менее транзакций применения Ядро с процессорами на экономичных – устройствах разработано для и
уровне бинарного